АЦП містить дільник частоти, що перетворить частоту генератора МК до частоти, прийнятної для АЦП. АЦП допускає вхідні частоти в діапазоні 50-200 кгц. Більш висока частота може подаватися, але це приведе до зниження точності перетворення.
Для керування дільником частоти використовуються біти ADPS0 – ADPS2 у регістрі ADCSR.
У режимі постійного перетворення перетворення триває 13 тактів, це означає, що діапазон часу перетворення – 70-280 мкс. У режимі одиночного перетворення час перетворення – 14 тактів.
Функція шумозаглушення АЦП
АЦП має режим шумозаглушення, що дає можливість проводити перетворення протягом неактивного періоду, що зменшує шум, викликаний ядром CPU. Щоб використовувати цю можливість, повинна використовуватися наступна процедура:
1. Вимкнення АЦП шляхом онулення ADEN.
2. Ввімкнення АЦП і одночасно початок перетворення, після встановлення ADEN і ADSC. Це розпочне фіктивне перетворення, після якого почнеться нормальне перетворення.
3. Протягом 14 ADC тактів встановиться неактивний режим.
4. Якщо жодні переривання не відбудуться перш, ніж завершиться перетворення, переривання АЦП «розбудить» MCU і виконає підпрограму обробки переривання закінчення перетворення АЦП.
Регістр вибору каналу мультиплексора АЦП – ADMUX
Біти 7 ... 3 – Зарезервовані біти, і завжди дорівнюють нулю
Біти 2 ... 0 – MUX2 ... MUX0: Біти вибору аналогового каналу 2-0
Значення цих трьох бітів визначає який саме канал 0 – 7 підключено зараз до АЦП.
Регістр керування і стану АЦП - ADCSR
Біт 7 – ADEN: Дозвіл АЦП; Запис логічної одиниці в цей біт дозволяє використання АЦП. АЦП виключається шляхом онулення цього біту. Вимикання АЦП під час перетворення припинить це перетворення.
Біт 6 – ADSC: Запуск перетворення АЦП
У режимі одиночного перетворення в цей біт повинна бути записана логічна одиниця для того, щоб почати одне перетворення. У режимі постійного перетворення в цей біт повинна бути записана логічна одиниця для того, щоб почати перше перетворення. Після першого запису ADSC після дозволу АЦП чи якщо ADSC був записаний у той же час, коли був дозволений АЦП, фіктивне перетворення буде передувати запуску. Це фіктивне перетворення виконує ініціалізацію АЦП. ADSC = 1. Коли перетворення закінчено, = 0. Коли фіктивне перетворення передує реальному перетворенню, ADSC=1, до заверш. реальн. перетворення.
Біт 5 – ADFR: Вибір режиму пост перетворення АЦП (ПостП)
Коли ADFR=1, АЦП функціонує в режимі ПостП, тобто робить вибірку і модифікує регістри даних безупинно.Коли ADFR=0 завершить режим ПостП.
Біт 4 – ADIF: Прапорець переривання АЦП
ADIF=1, коли завершуються перетворення АЦП і регістри даних модифіковані. Якщо ADIFі I-біт у SREG встановлено, то виконується переривання закінчення перетворення АЦП. ADIF онулюється МК при виконанні відповідного переривання.
Біт 3 – ADIE: Дозвіл переривання АЦП
Коли ADIЕ= 1 і I-біт у SREG = 1, активізується переривання завершення перетвор. АЦП.
Біти 2...0 – ADPS2 ... ADPS0: Біти вибору значення дільника частоти
Ці біти визначають коефіцієнт поділу між XTAL частотою и вхідною частотою АЦП.
Регістр даних АЦП - ADCL і ADCH
Коли виконано перетворення АЦП, результат міститься в ці два регістра. У режимі постійного перетворення необхідно, щоб зчитувалися обидва регістри і щоб ADCL зчитувався раніше ніж ADCH.
